Инженер-разработчик (RTL/FPGA/ASIC)

Мы молодая, активно развивающаяся команда разработчиков с опытом разработки интегральных микросхем широкого спектра более 15 лет. Обязанности: Разработка RTL описания для цифровых блоков для СБИС (ASIC) и ПЛИС (FPGA) Разработка тестового окружения и документации для разработанных блоков Описание временных ограничений (SDC) Логический синтез цифровых схем Требования: Уверенное владение SystemVerilog/Verilog Следование стандартным методикам верификации, включая UVM Разработка, внедрение и тестирование IP блоков в составе СнК (SoC) Опыт написания временных ограничений (SDC) Взаимодействие с командами физического синтеза и разработки аналоговых схем Базовые знания языков TCL, Python Использование системы контроля версий (Git) Опыт работы с ПЛИС Xilinx / Altera Владение английским языком на уровне чтения/написания технической документации Дополнительным плюсом будет: Владение маршрутом проектирования Low power (UPF) Владение САПР Cadence: Xcelium, vManager, Genus, Modus Опыт разработки с учетом DFT (fullscan, 1149.1/6) Опыт разработки на уровне bare-metal C / Assembler Опыт проектирования продвинутых DFT маршрутов (MBIST, at-speed tests) Опыт создания и верификации тестовых векторов (ATPG) Опыт смешанного моделирования (AMS, Verilog/Spectre/Spice) Готовность к командировкам, в том числе зарубежным Уверенный пользователь Linux Предлагаем: Работа в аккредитованной IT-компании Официальное трудоустройство по ТК РФ Конкурентная оплата труда Работа в комфортном офисе рядом с метро Автозаводская - 10 минут пешком Современное техническое обеспечение рабочего места Дружная команда и бельгийский шоколад)